LA 1 Modul 2

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Vidio Rangkaian

6. Analisa

7. Link Download

Laporan Akhir 1 - Percobaan 1

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

• Modul D'Lorenzo

1.  Panel DL 2203C 
2.  Panel DL 2203D 
3.  Panel DL 2203S

• Jumper

Kabel jumper adalah suatu istilah kabel yang ber-diameter kecil yang di dalam dunia elektronika digunakan untuk menghubungkan dua titik atau lebih dan dapat juga untuk menghubungkan 2 komponen elektronika. Kabel jumper jenis ini digunakan untuk koneksi male to male pada kedua ujung kabelnya

• IC7404
  
  
  
  
  
• IC7432
  
  
  
  
  
  
  
• IC74LS112

• SWITCH
  
  
  
  
  
  
  
• POWER DC
  
  
  
  
  
  
  
• LOGICPROBE
  
  
  

3. Rangkaian Simulasi [Kembali]

4. Prinsip Kerja Rangkaian [Kembali]

Dalam rangkaian yang diberikan, terdapat penggabungan antara dua jenis flipflop, yaitu JK flipflop dan D flipflop. Rangkaian ini menggunakan switch SPDT sebagai input dan LED sebagai output. Switch SPDT terhubung ke sumber daya (power) dan ground, dimana kaki yang terhubung ke sumber daya menunjukkan logika 1, sedangkan yang terhubung ke ground menunjukkan logika 0. Untuk setiap variasi input yang diberikan, output dari kedua jenis flipflop diamati.

Baik J-K flipflop maupun D flipflop memiliki kaki input Set (S) dan Reset (R) yang keduanya beroperasi dengan prinsip active low. Artinya, jika salah satu kaki S atau R dalam kondisi aktif, output pada kaki Q dan Q' akan dipaksa menjadi nilai yang sesuai dengan kaki input yang aktif. Jika kaki S aktif, maka output kaki Q akan bernilai 1 dan kaki Q' akan bernilai 0. Sedangkan jika kaki R aktif, maka output kaki Q akan bernilai 0 dan kaki Q' akan bernilai 1. Jika kedua kaki S dan R aktif secara bersamaan, kedua input akan saling meniadakan efeknya, sehingga kedua flipflop akan melakukan operasi set dan reset secara bersamaan. Akibatnya, output dari kaki Q dan Q' akan bernilai 1 1.

Selanjutnya, jika kedua kaki S dan R tidak aktif atau diberikan input logika 1, kedua flipflop akan bekerja dengan prinsip input berikut:

Pada J-K flipflop, terdapat tiga kaki input tambahan selain kaki S dan R, yaitu J, K, dan CLK. Kaki CLK (Clock) akan menentukan perubahan output berdasarkan input J-K yang diberikan. Dalam rangkaian ini, CLK beroperasi dengan prinsip active low, yang berarti setelah satu periode dan sinyalnya turun ke level rendah (low), output akan berubah sesuai dengan input J-K. Terdapat empat kondisi yang mungkin terjadi. Pertama, jika input J-K adalah 0-0, maka keadaan Q dan Q' tidak akan berubah dari keadaan sebelumnya. Kedua, jika input J-K adalah 1-0, maka keadaan Q dan Q' akan bernilai 1-0. Ketiga, jika input J-K adalah 0-1, maka keadaan Q dan Q' akan bernilai 0-1. Keempat, jika input J-K adalah 1-1, maka keadaan Q dan Q' akan berada dalam keadaan Toogle.

Pada D flipflop, terdapat dua kaki input tambahan selain kaki S dan R, yaitu D dan CLK. Kaki CLK juga menjadi penentu perubahan output berdasarkan input D yang diberikan. Dalam rangkaian ini, CLK beroperasi dengan prinsip active high, yang berarti setelah satu periode dan sinyalnya naik ke level tinggi (high), output akan berubah sesuai dengan input D. Terdapat dua kondisi yang mungkin terjadi. Pertama, jika input D adalah 0, maka keadaan Q dan Q' akan bernilai 0-1. Kedua, jika input D adalah 1, maka keadaan Q dan Q' akan bernilai 1-0.

5. Video Rangkaian [Kembali]

6. Analisa [Kembali]

         

1. Analisalah apa yang terjadi jika B2 dan B3  = clock, B4 (K) = 1, dan gambarkanlah timing diagramnya!

Jawab : JJika B3 dan B2 menerima input clock, dan B4 (K) menerima input 1, maka Q akan selalu menjadi 0 dan Q' akan selalu menjadi 1. Ini disebabkan oleh kenyataan bahwa saat kaki CLK (B3) aktif pada logika 0 (active low), kaki J (B2) juga akan menjadi 0. Sebagai hasilnya, input J-K akan menjadi 0-1 saat kaki CLK aktif, sesuai dengan tabel kebenaran. Oleh karena itu, output Q akan selalu menjadi 0 dan Q' akan selalu menjadi 1. Berikut adalah timing diagramnya :

2. Analisa apa yang terjadi saat B5 dan B6 dihubungkan ke Clock gambarkan timing diagramnya!

Jawab : Jika B5 dan B6 menerima input clock, maka kaki CLK dan D akan memiliki nilai yang sama secara bersamaan. Ini berarti bahwa saat kaki CLK (yang beroperasi pada logika tinggi/active high) aktif, kaki D akan menerima input 1. Sesuai dengan prinsip kerja D flipflop, input pada kaki D akan langsung diteruskan ke output pada kaki Q. Oleh karena itu, output dari flipflop ini adalah Q = 1 dan Q' = 0. Berikut adalah timing diagramnya :

7. Link Download [Kembali]

Download HTML [klik disini]

Download Rangkaian Simulasi[klik disini]

Download Video Simulasi [klik disini]

Download Datasheet IC74LS112A [klik disini]

Download Datasheet IC7474 [klik disini]

Download Datasheet LED [klik disini]