Chrome Pointer

TP 1 Modul 2




Tugas Pendahuluan 1

1. Kondisi
[Kembali]

Percobaan 1 Kondisi No. 4

Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan 1 dengan ketentuan input B0=1, B1=1, B2=0, B3=clock , B4=0, B5=0, B6=0

2. Gambar Rangkaian Simulasi [Kembali]




3. Video Simulasi [Kembali]







4. Prinsip Kerja [Kembali]
         

Dalam rangkaian JK flip-flop, kita dapat melihat bahwa kaki High SPDT terhubung ke Vcc (sumber tegangan) dan kaki Low SPDT terhubung ke Ground (tanah). Arus mengalir dari Vcc ke B1, di mana kaki tersebut memiliki logika 1, dan kemudian arus tersebut diteruskan ke kaki input S (Set), sehingga inputnya menjadi logika 1. Pada switch B2, logika 0 terhubung dan diteruskan ke kaki input J, sehingga inputnya menjadi logika 0. Pada switch B4, logika 0 terhubung dan diteruskan ke kaki input K, sehingga inputnya menjadi logika 0. Arus juga mengalir ke B0 dan ke kaki R (Reset).

Kaki CLK (Clock) menerima sinyal clock. CLK memiliki logika aktif rendah, yang berarti bahwa perubahan output terjadi ketika sinyal clock berubah dari logika 1 menjadi logika 0. Kaki R dan S memiliki logika aktif rendah, yang berarti mereka akan aktif saat berada pada logika 0 atau saat dihubungkan ke Ground. Namun, dalam rangkaian ini, R dan S tidak aktif karena berada pada logika 1. Oleh karena itu, output yang terbaca pada H7 dan H6 adalah logika 0 dan logika 1.


Dalam bagian D flip-flop, terlihat bahwa kaki High SPDT terhubung ke Vcc (sumber tegangan) dan kaki Low SPDT terhubung ke Ground (tanah). Arus mengalir dari Vcc ke B1, di mana kaki tersebut memiliki logika 1, dan kemudian arus tersebut diteruskan ke kaki input S (Set), sehingga inputnya menjadi logika 1. Arus juga mengalir ke B0 dari Vcc ke B1, di mana kaki tersebut memiliki logika 1, dan kemudian arus tersebut diteruskan ke kaki input R (Reset), sehingga inputnya menjadi logika 1. Pada switch B5, logika 0 terhubung dan diteruskan ke kaki input D, sehingga inputnya menjadi logika 0. Terakhir, kaki CLK (Clock) terhubung ke output B6, di mana kaki tersebut memiliki logika 0.

Kaki R dan S memiliki logika aktif rendah, yang berarti mereka akan aktif saat berada pada logika 0 atau saat dihubungkan ke Ground. Namun, dalam rangkaian ini, R dan S tidak aktif karena berada pada logika 1. Oleh karena itu, output yang terbaca pada LED1 adalah tidak menyala (logika 0) dan pada LED2 adalah menyala (logika 1)


5. Link Download [Kembali]

  • Download HTML [klik disini]
  • Download Rangkaian Simulasi[klik disini]
  • Download Video Simulasi [klik disini]
  • Download Datasheet IC74LS112A [klik disini]
  • Download Datasheet IC7474 [klik disini]
  • Tidak ada komentar:

    Posting Komentar